A corrida tecnológica rumo a semicondutores cada vez menores ganhou um impulso significativo. Em uma colaboração recente com a Universidade Nacional Yang Ming Chiao Tung (NYCU), localizada em Taipei, em Taiwan, a Taiwan Semiconductor Manufacturing Company (TSMC) apresentou um avanço importante que pode pavimentar o caminho para a fabricação de chips com arquiteturas abaixo de 1 nanômetro.
O foco da pesquisa esteve na aplicação de técnicas avançadas de engenharia de superfície em materiais bidimensionais. O objetivo principal da iniciativa foi solucionar gargalos físicos históricos que ameaçavam estagnar a miniaturização dos transistores nos próximos anos, superando limitações encontradas em dimensões inferiores a 3 nanômetros.
O desafio da miniaturização e os limites do silício
Para compreender a relevância da descoberta, é preciso olhar para a estrutura básica dos processadores modernos. Um transistor funciona essencialmente como um interruptor microscópico, controlando o fluxo de corrente elétrica que passa por um canal interno. Na maioria dos chips atuais, utilizam-se arquiteturas tridimensionais conhecidas como FinFET ou GAAFET (gate-all-around), nas quais o canal se projeta verticalmente e é envolvido por uma estrutura de controle chamada porta.
Embora essas tecnologias tenham permitido reduzir a espessura dos canais para a faixa de 5 nanômetros, a indústria encontrou uma barreira intransponível ao tentar avançar para patamares ainda menores. Quando o comprimento do canal se aproxima de marcas entre 3 e 5 nanômetros, a porta perde a capacidade de conter eficazmente o fluxo de elétrons. Nessas escalas reduzidas, ocorrem vazamentos de corrente, gerando um aumento drástico na resistência elétrica, no consumo energético e na dissipação de calor.
Para contornar esse obstáculo físico, os pesquisadores da TSMC e da NYCU voltaram suas atenções para os transistores bidimensionais monocamada, utilizando o dissulfeto de molibdênio ($MoS_2$) como substituto do tradicional silício-germânio.
A escolha pelo dissulfeto de molibdênio e o problema da deposição
O dissulfeto de molibdênio monocamada possui uma espessura natural equivalente a uma única molécula, medindo cerca de 0,7 nanômetro. Essa característica geométrica ultracompakta permite que o canal seja extremamente plano, garantindo que a porta exerça um controle muito mais rigoroso sobre o fluxo de elétrons em comparação com as estruturas tridimensionais tradicionais.
Contudo, trabalhar com uma camada tão fina trouxe um novo desafio técnico. Nas tentativas anteriores de aplicar os materiais dielétricos — responsáveis por isolar e impedir vazamentos de corrente na porta —, as técnicas convencionais de deposição geravam superfícies irregulares sobre o $MoS_2$. Da mesma forma que uma tinta não se espalha de maneira uniforme sobre uma parede ondulada, a camada isolante ficava falha, comprometendo o desempenho do transistor.
A solução com alumínio epitaxial
Para resolver a irregularidade na superfície do canal, a equipe adotou uma abordagem inovadora baseada em engenharia de superfície com o uso de uma camada ultrafina de alumínio epitaxial.
Em vez de aplicar o isolante diretamente sobre o dissulfeto de molibdênio, os cientistas realizaram a deposição de uma película de alumínio seguida de uma oxidação controlada. Esse processo gerou uma camada de óxido de alumínio com espessura de apenas 0,42 nanômetro, funcionando essencialmente como um “selador” ou primer que alisou a superfície molecular do material.
Sobre essa base nivelada, os pesquisadores adicionaram o material dielétrico definitivo de porta, composto por óxido de háfnio de alta constante dielétrica (alto $kappa$). Os testes práticos demonstraram que essa estrutura híbrida alcançou um controle de fluxo e uma resistência elétrica equivalentes aos de uma camada dielétrica convencional de 1 nanômetro, otimizando drasticamente a eficiência do componente.
Impactos práticos para a indústria de hardware
Em termos práticos, a descoberta da TSMC e da NYCU significa que a indústria de semicondutores ganha uma alternativa viável para continuar miniaturizando os componentes eletrônicos sem esbarrar nas barreiras térmicas e elétricas que limitavam as gerações anteriores.
A tecnologia permite que transistores operem com precisão rigorosa em escalas inferiores a 3 nanômetros, abrindo espaço para a futura chegada de processadores voltados a smartphones, computadores pessoais e servidores capazes de entregar alto desempenho com menor consumo energético e dissipação térmica reduzida. O avanço consolida um passo essencial para tornar comercialmente viáveis os futuros chips sub-1 nm.
Fonte:: adrenaline.com.br
